当前位置: 首页 > news >正文

去水印小程序源码seo云优化公司

去水印小程序源码,seo云优化公司,文网站建设,手表商城SHARC处理器使用PLL来获得比时钟源(CLKIN)更高频率的时钟。PLL产生处理器的外设、处理器内核和内部存储器所需的时钟。在硬件上电期间,处理器的CLK_CFG1-0引脚选择处理器内核时钟(CCLK)与CLKIN之比,通过开关来选择比值&#xff0c…

SHARC处理器使用PLL来获得比时钟源(CLKIN)更高频率的时钟。PLL产生处理器的外设、处理器内核和内部存储器所需的时钟。在硬件上电期间,处理器的CLK_CFG1-0引脚选择处理器内核时钟(CCLK)与CLKIN之比,通过开关来选择比值,比值包括6:1,16:1,32:1。电源管理控制寄存器(PMCTL)可实现由软件对PLL的动态编程。PMCTL用于选择硬件引脚不支持的CCLK与CLKIN的比值。

PLL的框图如图所示:

它包括单输入分频器、乘法器和一个产生CCLK的分频器。
对于ADSP-2136x和ADSP-2137x处理器来说PCLK是CCLK的一半。

下面介绍一下PLL编程步骤:
在设置了乘法器的值之后,仅使用乘法器对PLL编程时,应用程序应将PLL设置为旁路模式并等待PLL锁定在新频率。在旁路模式,处理器内核运行频率为CLKIN。PLL在4096个CCLK周期(在本例是CLKIN周期)之后才能锁定于编程频率。一旦PLL锁定,应将旁路模式取消。

仅使用分频器对PLL编程时,分频器的值通过PLLDx位设置,在同一指令中用DIVEN位将分频器使能。

同时使用分频器和乘法器对PLL进行编程有两种方法:
(1)方法一
设置PLL乘法器和分频器的值,并将DIVEN位设置为1使能分频器;
一个CCLK时钟周期之后,通过设置旁路位(PLLBP)为1将PLL设置为旁路模式。在对PMCTL寄存器进行写操作之前将DIVEN位清除;
在旁路状态等待最少4096个周期直到PLL锁定;
通过清除旁路位(PLLBP=0)撤销PLL旁路模式。在对PMCTL寄存器进行写操作之前确保已经清除了DIVEN位。

/

//Address 0x2000,
    pmctlsetting= *pPMCTL;
    pmctlsetting &= ~(0xFF); //Clear

    // CLKIN= 24.576 MHz, Multiplier= 27, Divisor= 2, CCLK_SDCLK_RATIO 2.
    // Core clock = (24.576 MHz * 27) /2 = 331.776 MHz
    // SDRAM Clock=[(24.576MHz*27)/2]/2=166MHz
    //PLL enable
    pmctlsetting= SDCKR2|PLLM27|PLLD2|DIVEN;  
    *pPMCTL= pmctlsetting;
    pmctlsetting|= PLLBP; 
    *pPMCTL= pmctlsetting; 
   
    pmctlsetting^=DIVEN; //异或,同则0,非同,则1  
    //在设置PMCTL寄存器的DIVEN位和将PLL设置为旁路模式之间有一个内核周期的延时
    //Wait for around 4096 cycles for the pll to lock.
    for (i=0; i<4096; i++)
          asm("nop;");

    *pPMCTL ^= PLLBP;       //Clear Bypass Mode  
    *pPMCTL |= (CLKOUTEN);  //and start clkout


(2)方法二
设置PLL乘法器和分频器的值并将旁路位(PLLBP)设置为1使PLL处于旁路状态;
在旁路状态等待最少4096个周期直到PLL锁定;
通过清除旁路位(PLLBP=0)撤销PLL旁路模式;
等待一个CCLK周期;
通过设置DIVEN位使能分频器。
对PMCTL寄存器编程时需要考虑下面几个问题:
使用乘法器和分频器对PLL编程时,在同一个CCLK周期不要同时对DIVEN和PLLBP位编程。对它们编程时至少间隔一个CCLK周期。
在用户应用程序中,根据下述条件选择PLL乘法器的值:
如果输入分频器未使能(INDIV=0),CLKIN和PLLM的乘积不要超过400MHz;
如果输入分频器使能了(INDIV=1),CLKIN和PLLM的乘积不要超过800MHz.
最大的VCO频率不能超过800MHz.VCO频率按照下面的式子计算:
VCO频率计算:fVCO = 2 * PLLM * fINPUT
CCLK频率计算:fCCLK = (2 * PLLM * fINPUT) / (2 * PLLN)
式中:fVCO=VCO频率,fCCLK =CCLK频率;PLLM=乘法器编程值;PLLN=分频器编程值;fINPUT =PLL输入频率;fINPUT=CLKIN(当禁用输入分频器时),或CLKIN/2(当使能输入分频器时)。
(3)将PLL设置为旁路模式(通过将PLLBP位设置为1)或者取消PLL的旁路模式(清除PLLBP位)过程中在写PMCTL寄存器时要清除DIVEN位。
(4)在PMCTL寄存器中设置CCLK与SDCLK之比时要对DIVEN位置位。

PLL用于产生内核时钟和外设时钟。如果对PLL编程错误,PLL不会锁定在需要的频率上。这会使处理器内核和外设的运行出现异常。

转载于:https://www.cnblogs.com/itxiaocaiyidie/archive/2012/03/16/2399853.html

http://www.lbrq.cn/news/2347723.html

相关文章:

  • 网站开发公司怎么找客户武汉seo搜索引擎
  • 500网站建设做seo需要投入的成本
  • 凯里建设网站广州百度推广代理公司
  • a做片手机免费网站有哪些什么平台可以免费推广产品
  • 网站建设中正在为您转2023年8月疫情又开始了吗
  • 学室内设计好不好一键优化下载安装
  • 网站建设专业知识应用百度企业网盘
  • 如何用asp编写网站后台如何写推广软文
  • 台湾大陆最新军事消息深圳网站优化推广
  • 如何做pdf电子书下载网站百度推广是干什么的
  • 帝国cms门户网站模板华为云速建站
  • 访问网站速度慢网络推广网站程序
  • 专门做网站开发的公司网络推广渠道和方法
  • 淘宝刷网站建设2022年最近一周新闻大事
  • 做卖车网站需要什么手续费seo文章推广
  • 网站电线电话图怎么做按效果付费的推广
  • 性咨询站长seo综合查询
  • 手机wap网站源码深圳seo推广外包
  • 如何做网站流量报告广告软文范例
  • 58临沂网站建设seo搜索引擎优化知乎
  • 湖北武汉医院网站建设关键词优化快速
  • 网站开发采用的技术方案说明好看的网页设计作品
  • 华为官方网站专卖店企业管理培训课程报名
  • 北京建设网站公司网站seo搜索引擎优化实训报告
  • 漯河建设企业网站关键词采集网站
  • 网站建站平台广告优化师
  • 微信小店可以做分类网站知名的建站公司
  • 南通网站建设计划书企点官网
  • 贵阳网站建设黔搜抖音营销推广怎么做
  • 食品包装设计公司绍兴seo
  • 倒计时熔断机制的出价逻辑
  • 【SpringBoot】实战-开发模式及环境搭建
  • 【转】Rust: PhantomData,#may_dangle和Drop Check 真真假假
  • 学习笔记——农作物遥感识别与大范围农作物类别制图的若干关键问题
  • MCP基础知识二(实战通信方式之Streamable HTTP)
  • 基于R语言的极值统计学及其在相关领域中的实践技术应用