接https://blog.csdn.net/pxy198831/article/details/85340554

NUC140之PLL（频率合成器LMX2541）

PLL。即相位锁相环，实际上就是一个频率合成器。拥有指标好，杂散低的优点。

但是对比直接频率合成器DDS，频率锁定时间较慢，一般为数ms，

而DDS的时间在us甚至ns级别。

芯片采用多路3.3V供电，有条件的可以采用2-3个独立的3.3V供电，

电压加了滤波磁珠，就是E开头的器件。

根据芯片手册推荐的电源引脚来分开接，已达到电源隔离，为了获取较好的指标。

我们知道一个PLL芯片相位噪声是一个很重要的指标，这就需要在设计的时候，

尽可能满足芯片手册的推荐条件。

由于频率准确度要求2ppm(百万分之一)，所以选用12.8MHz的温补晶振。

该信号芯片可以输出40MHz到3、4GHz的频率。

以100MHz为例，1ppm就是频率误差100Hz，这个误差随着温度和时间都会逐渐恶化，

当恶化到10-20ppm的时候，需要进行从新校准。

可以通过调节电阻R498使得PLL的频率准确度达到0.1ppm以下。

芯片外部的滤波电路如下图

这是根据实际需求配的，该电路PLL输出频率为100~160MHz。

这部分是分立PLL情况下的调谐滤波器。

由于LM2541内部集成了鉴相器和锁相环，振荡器靠晶振提供。

就构成了一个完整的PLL。

芯片采用SPI进行通信，按照我之前发的文章里对寄存器进行软件配置即可。

最后的输出一般接一个射频放大和一个低滤波器。

36脚为射频输出，经过一个π衰可以调节幅度，

然后经过一个放大器和一个170MHz的低通滤波器输出最终的频率。