SSD -- 写干扰和抑制编程干扰

在 NAND 编程写过程中对选中的字线WL施加 15–20V 的高压电子通过 FN 隧穿注入浮栅完成写 0。但这次高压不只作用于想写的单元它会波及同一条字线上本不该写的单元、以及同一块里其他字线的单元造成两类非预期效应写干扰Program Disturb字线-沟道之间压差太大导致不该写的单元也被微弱注入了电子抑制编程干扰Program Inhibit Disturb为了防写干扰而做的自升压操作反而引入了相邻沟道间的横向电场诱发热电子注入 简单记写干扰是高压直接漏过去的副作用抑制编程干扰是防漏措施本身带来的新副作用。一、写干扰Program Disturb高压直灌的 FN 隧穿NAND 是串联结构你永远没法只给单个单元的控制栅加压。编程写 0时选中字线WL要打~20V 的 Vpgm。此时同一条 WL 上有两类单元真·要写的单元位线接地0V→ 控制栅 20V / 沟道 0V强电场驱动 FN 隧穿电子注入浮栅 ✅本不该写的单元位线预充 8–10V意图拉高沟道电位把有效压差压到 10V 出头但 10V 依然是极高的电场。每次编程脉冲都会让这些旁观单元的浮栅微量注入电子Vth 悄悄正向漂移。此外还有两类连带写干扰Pass Disturb编程时其他未选中 WL 要加 Vpass~8–10V同样和沟道有耦合属于弱版写干扰Block Disturb同块内所有字线都会感受到不同程度的电容耦合擦除态原本 Vth 极低受害最明显。直观后果同一个块里反复写第 0 页第 1、2、3 页哪怕从来没写过Vth 分布也会慢慢向右塌——如果放任不管擦除态会被漂成伪编程态。二、抑制编程干扰Program Inhibit Disturb自升压的副产物既然位线给 8V 还不够工程师引入了自升压机制Self-Boosting自升压做了什么把不编程 NAND 串的源极选择管和漏极选择管同时关断让整串沟道处于电气悬浮态。此时选中 WL 打 20V通过 ONO 介质的电容耦合悬浮沟道被直接举到14–16V。这样一来控制栅 20V vs 沟道 16V压差只剩 4–6VFN 隧穿基本被掐死——写干扰大幅收敛。但副作用来了自升压并没有完美解决问题它制造了两类抑制干扰1. GIDL 诱导软编程最典型在一条串里往往只有个别单元编程沟道被拉到 0V隔壁单元被抑制沟道被举到 16V。此时连接这两个单元的虚拟晶体管栅极还接着 Vpass~10V0V 沟道和 16V 沟道在物理上挨在一起PN 结横向电势梯度极大发生带间隧穿BTBT​ 产生大量电子-空穴对空穴流向源端电子被加速成为热电子随机注入到附近单元的浮栅/氮化硅里。这就是抑制干扰的核心物理机制为了防纵向隧穿而搞出的横向电势差诱发了热载流子注入。2. 升压塌陷Boosting Leakage如果一串里相邻好几个单元都在编程或者选择管关断不够彻底电荷会从悬浮沟道漏走实际升压达不到 16V。压差一旦回弹到 9–10VFN 隧穿照旧发生。