TLK111以太网PHY芯片实战指南：从硬件设计到驱动开发

1. TLK111以太网PHY芯片从数据手册到实战设计的深度解析在工业自动化、电机控制和各类嵌入式网络设备中以太网物理层PHY芯片扮演着“翻译官”和“信号调理师”的关键角色。它负责将上层控制器MAC传来的数字“0”和“1”转换成能在百米双绞线上稳定传输的模拟信号波形同时将线路上微弱的、充满噪声和畸变的模拟信号精准地还原成干净的数字比特流。这个过程看似简单实则充满了挑战信号衰减、时钟抖动、电磁干扰、电缆阻抗不匹配……任何一个环节出问题都可能导致通信中断。德州仪器TI的TLK111就是这样一款为应对严苛工业环境而生的10/100Mbps单端口以太网PHY收发器。初次翻阅其长达百页的数据手册你可能会被密密麻麻的时序图、寄存器表和电气参数所淹没。但别担心这篇文章的目的就是帮你剥开技术文档的“洋葱皮”结合我多年在工业通信板卡设计中的实战经验深入解读TLK111的核心功能、设计要点和那些数据手册里不会明说的“坑”。无论你是正在选型的硬件工程师还是负责底层驱动的软件工程师都能从中找到直接可用的干货。TLK111的核心价值在于其高度的集成度和鲁棒性。它不仅完全兼容IEEE 802.3标准还提供了超越标准的特性例如支持长达150米100Base-TX和300米10Base-T的无差错传输距离这在工厂车间长距离布线中极具实用价值。其自适应均衡器和基线漂移补偿电路能有效对抗长电缆带来的信号失真。此外集成的电缆诊断功能让你不用额外仪器就能快速定位网络线缆的断路、短路或阻抗异常点而IEEE 1588时间戳支持则为实现高精度网络同步时钟如用于EtherCAT、PROFINET IRT提供了硬件基础。接下来我们将从硬件设计到软件配置层层拆解这颗芯片的应用奥秘。2. 核心架构与接口模式深度剖析2.1 功能框图与数据流全景要驾驭TLK111首先得在脑中建立起清晰的数据通路和核心模块地图。抛开数据手册中复杂的方框图我们可以将其核心简化为几个关键处理阶段发送路径TX PathMII/RMII接口接收从MAC层接收4位MII或2位RMII并行的数据帧包括前导码、帧起始定界符SFD、有效载荷和帧校验序列FCS。编码与串行化100Base-TX模式数据先经过4B/5B编码将4位数据映射为5位码组增加冗余用于时钟恢复和错误检测然后送入加扰器。加扰的目的是打乱数据中的长连“0”或长连“1”序列使信号能量频谱分布均匀降低电磁干扰EMI。接着进行NRZI不归零反转编码最后转换为三电平的MLT-3编码再通过数模转换器DAC和驱动电路送到双绞线上。10Base-T模式数据直接进行曼彻斯特编码每个比特中间都有跳变然后滤波、驱动后输出。脉冲整形与驱动内部的数字脉冲整形滤波器确保输出信号符合IEEE标准的模板要求减少谐波辐射。接收路径RX Path模拟前端AFE来自双绞线的微弱差分信号首先经过变压器耦合进入芯片。内部的可编程增益放大器PGA会根据信号强度自动调整增益确保后续ADC获得最佳输入电平。自适应均衡器是这里的灵魂它通过数字信号处理DSP算法动态补偿因电缆长度和频率特性引起的信号畸变码间干扰ISI。时钟与数据恢复CDR从看似杂乱的模拟信号中精确地“锁定”发送端的时钟节拍并在最佳时刻对信号进行采样还原出数字比特流。TLK111的时钟恢复环路非常稳健能容忍较大的时钟频偏和抖动。解码与解扰过程与发送路径相反。对于100Base-TX先进行MLT-3和NRZI解码然后由解扰器恢复原始序列最后进行5B/4B解码将5位码组转换回4位数据并通过MII/RMII接口送给MAC。控制与状态通路串行管理接口SMI, MDC/MDIO这是CPU配置PHY寄存器、读取链路状态、控制工作模式的“后门”。通过两根线管理数据时钟MDC和管理数据输入输出MDIO可以访问数十个控制寄存器。自动协商Auto-Negotiation上电或复位后PHY会通过发送快速链路脉冲FLP与链路对端设备“握手”协商出双方都支持的最高性能模式速度10M或100M双工半双工或全双工。自动交叉Auto-MDIX自动识别并纠正网线的线序直通线或交叉线省去了专门使用交叉线或手动配置的麻烦极大提升了部署的便利性。2.2 MII与RMII接口选型与实战配置TLK111同时支持标准的MII和精简的RMII接口这是硬件设计时第一个需要做出的关键选择。MII接口是经典的标准引脚定义清晰时序宽松。优点接口简单与多数MAC控制器兼容性好调试方便。发送和接收路径有独立的25MHz/2.5MHz时钟TX_CLK, RX_CLK数据位宽为4位。缺点需要16个信号引脚包括控制和状态线布线占用的PCB空间较多。关键时序在100Mbps模式下TX_CLK为25MHz数据在时钟上升沿被PHY采样。数据建立时间TXD/TX_EN to TX_CLK rise典型值仅需10ns保持时间为0ns。这意味着MAC控制器必须在时钟上升沿前稳定地输出数据。RMII接口引脚数量减半是空间受限设计的首选。优点仅需8个信号引脚参考时钟XI、发送数据TXD[1:0]、发送使能TX_EN、接收数据RXD[1:0]、载波侦听/接收数据有效CRS_DV、接收错误RX_ER。所有信号同步于一个外部的50MHz参考时钟XI不再需要PHY提供RX_CLK。缺点时序要求更为严格。数据建立时间TXD/TX_EN to XI rise在3.3V IO电压下最小仅1.4ns。这对PCB布线等长、信号完整性提出了更高要求。一个重要的隐藏模式数据手册中提到了“RMII接收时钟”模式通过设置寄存器SWSCR2的bit0启用。在此模式下PHY会从恢复的接收数据中产生一个50MHz的RX_CLK输出并将RXD[1:0]、CRS_DV等信号同步于此时钟。这虽然不是RMII规范的一部分但却是一个极其有用的特性。当MAC端芯片的RMII接口对50MHz参考时钟XI的时序裕量不足时使用这个由PHY提供的、与接收数据同步的RX_CLK来锁存数据可以大大提高系统在长电缆、恶劣环境下的稳定性。我曾在多个RMII项目中使用此模式有效解决了偶发的数据错包问题。配置实操要点模式选择通过硬件上拉或下拉MII_MODE引脚与RX_DV复用来配置。默认内部下拉为MII模式外部上拉电阻如4.7kΩ到VDD_IO则选择RMII模式。时钟源MII模式需要25MHz晶振或时钟源接在XI引脚。RMII模式必须使用50MHz的CMOS电平时钟源接在XI引脚XO引脚悬空。RMII弹性缓冲区在RMII模式下PHY内部有一个弹性缓冲区FIFO来协调本地50MHz参考时钟与对端恢复时钟之间的微小频差。通过寄存器RCSR的ELAST_BUF[1:0]位可以设置其深度。选择原则缓冲区越深能容忍的时钟频差越大支持的单包最大长度也越大但会引入额外的固定延迟。对于±50ppm的通用时钟和标准1500字节以太网帧默认设置012特容差足够。如果你的系统会传输超大帧Jumbo Frame或时钟精度较差则需要根据数据手册表4-1计算并选择更深的缓冲区。2.3 电源架构设计与功耗优化TLK111的电源设计非常灵活是低功耗系统设计的关键。单电源方案3.3V 这是最简单的方案。只需一个3.3V电源AVDD33, VDD_IO供电。芯片内部的线性稳压器LDO会从PFBOUTPin 23输出1.55V核心电压你需要用短而粗的走线将其连接到PFBIN1Pin 18和PFBIN2Pin 37。关键细节必须在PFBOUT引脚附近放置一个10μF和一个0.1μF的陶瓷电容用于稳压同时在每个PFBIN引脚放置一个0.1μF的陶瓷电容进行退耦。这种方案总功耗典型值约为275mW含变压器中心抽头电流。双电源方案3.3V 1.55V 如果你系统中有现成的1.55V或1.5V、1.8V电源轨可以采用此方案以获取更低的功耗。此时PFBOUT引脚悬空将外部1.55V电源直接连接到PFBIN1和PFBIN2。必须执行一个关键操作通过MDIO接口向电压调节器控制寄存器VRCR地址0x00D0的bit 15写入‘1’以关闭内部LDO。否则内部LDO和外部电源可能会冲突。此方案下PHY本身功耗可降至126mW左右。重要时序上电时必须先让3.3V电源稳定再给1.55V上电下电时先关断1.55V再关断3.3V。可变IO电压VDD_IO TLK111的数字IO引脚VDD_IO可以兼容1.8V、2.5V和3.3V电压。这意味着你可以直接将其与低功耗的1.8V或2.5V的FPGA、微控制器连接无需电平转换芯片。注意RMII模式下的50MHz时钟信号也由VDD_IO供电因此选择1.8V供电时需确保时钟源也能在1.8V电平下正常工作并满足VIH/VIL要求。功耗回退Power Back Off 这是一个常被忽略但非常实用的节能功能。当你的设备使用短于标准100米的网线例如机柜内跳线时PHY无需以满功率驱动线路。通过配置PWRBOCR寄存器地址0x00AE可以降低发射功率从而减少功耗高达20%。例如对于5米以内的电缆可以设置为Level 1。实战建议在产品开发中可以在链路建立后通过电缆诊断功能估算线缆长度后文详述然后动态调整功率回退等级实现智能节能。3. 硬件设计、配置与引脚实战3.1 关键外围电路设计与布局要点一张稳定可靠的PHY电路图远不止是照着数据手册连接引脚那么简单。网络变压器与匹配电路 这是模拟性能的基石。通常选用带中心抽头的1:1以太网变压器如Pulse H1102。TD/TD-和RD/RD-各需要通过一个49.9Ω的电阻连接到AVDD33为PHY内部驱动器提供共模偏置。布局黄金法则最短路径PHY的TD±/RD±引脚到变压器引脚之间的差分走线必须尽可能短25mm严格等长并保持100Ω的差分阻抗。远离干扰源这条差分线必须远离晶振、开关电源、数字总线等噪声源。最好在PCB内层走线并用接地铜皮包围进行屏蔽。电容摆放连接在变压器中心抽头到AVDD33之间的0.1μF退耦电容必须紧靠变压器引脚放置回流路径要短这是滤除共模噪声的关键。时钟电路设计 时钟的干净与否直接决定了链路的误码率。晶体方案若选择25MHz晶体需在XI和XO之间接一个20pF负载的并联谐振晶体。匹配电容CL1, CL2通常各为33pF具体值需参考晶体规格书微调。如果晶体驱动电平要求较低可能需要在XO输出端串联一个几欧姆的电阻来限流。有源晶振方案对于RMII模式或要求更高的应用强烈推荐使用50MHzRMII或25MHzMII的有源贴片晶振。其输出是CMOS电平直接连接XIXO悬空。有源晶振通常比无源晶体具有更好的相位噪声和抗振动特性。务必在晶振电源引脚放置0.1μF和10μF电容并让晶振尽量靠近PHY的XI引脚。配置引脚与上拉/下拉电阻 TLK111有一组多功能引脚在复位期间被采样以确定工作模式如PHY地址、MII/RMII模式、Auto-MDIX使能等复位后则作为普通IO功能。最常见的错误就是直接将它们接到电源或地。正确做法是通过一个2.2kΩ的电阻上拉或下拉到VDD_IO或GND。例如PHYAD[4:0]与RXD[3:0]和COL复用用于设置SMI总线上的器件地址0-31。内部有弱下拉PHYAD[4:1]和弱上拉PHYAD0因此不接电阻时默认地址为0x01。如果总线上有多个PHY必须为每个PHY分配唯一地址。MII_MODE与RX_DV复用内部弱下拉即默认MII模式。如需RMII模式需通过2.2kΩ电阻上拉到VDD_IO。LED_CFG与CRS复用、AMDIX_EN与RX_ER复用等配置引脚同理。热设计与接地 TLK111的功耗虽然不大但在高温环境下仍需注意散热。芯片底部的散热焊盘Thermal Pad必须可靠地连接到PCB的接地平面。数据手册建议在焊盘下方打4个直径为0.2mm、中心间距2mm的过孔连接到内部或底层的地平面以增强散热。模拟地AGND和数字地DGND、IOGND应在芯片下方通过磁珠或0Ω电阻单点连接避免数字噪声串扰到敏感的模拟接收电路。3.2 软件引导配置Software Strapping高级技巧硬件上拉下拉电阻决定了复位时的默认配置但如果你想在系统启动后由主控MCU通过软件动态配置PHY比如根据用户设置改变速率/双工模式就需要用到“软件引导配置”模式。启用方法将SW_STRAP引脚Pin 21通过一个2.2kΩ电阻下拉到地。这样芯片在上电或硬件复位后会进入一种特殊的“软件配置”状态。在此状态下PHY处于省电模式但SMI管理接口是活跃的MCU可以通过MDIO访问三个专用的软件引导配置寄存器SWSCR1,SWSCR2,SWSCR3地址0x0009-0x000B。配置流程系统上电TLK111因SW_STRAP下拉而进入软件配置模式并保持省电。MCU通过MDIO读取PHY标识寄存器如0x02和0x03等待读取成功确认PHY已响应这替代了简单的延时等待。MCU向SWSCR1-3写入所需的配置值。例如在SWSCR1中设置Auto-MDIX使能、快速链路下降模式等在SWSCR2中设置RMII增强模式、关闭奇半字节错误检测等。关键一步向SWSCR1寄存器的bit 15写入‘1’即设置“Config Done”。这个操作会触发PHY内部产生一个复位脉冲芯片退出省电模式并以刚刚配置的SWSCR寄存器值为新的“默认”配置开始正常工作。这个功能的强大之处在于它允许你基于EEPROM中的设置、拨码开关状态或运行时的网络环境来动态决定PHY的初始行为。例如你可以配置PHY在检测到链路中断时自动运行一次电缆诊断并将结果保存供MCU查询从而实现智能故障预警。3.3 链路建立、诊断与高级功能链路建立与状态监控 PHY上电、配置完成后会自动开始链路建立过程。你可以通过查询BMSR寄存器地址0x01的bit 2Link Status或更全面的PHYSTS寄存器地址0x10来获取链路状态、速度、双工模式、MDI/MDIX状态等信息。建议在驱动程序中不要只查询一次而是实现一个带超时和去抖动的轮询机制因为链路建立可能需要几百毫秒且中间可能有短暂抖动。电缆诊断Cable Diagnostic功能实战 这是TLK111的杀手锏之一其适用于工业现场维护。它基于时域反射计TDR原理PHY向电缆发射一个已知的测试脉冲并分析反射回来的信号。通过反射脉冲的幅度和时延可以判断故障类型开路、短路、阻抗失配和位置。操作步骤确保链路断开TDR测量需要在链路断开对端设备未连接或关机的情况下进行以避免信号干扰。配置诊断参数通过CDSCR1寄存器地址0x0170选择要测试的线对TPTD发送对/TPRD接收对设置平均次数如64次平均可有效抑制噪声。启动诊断向CDCR寄存器地址0x001E的bit 15写入‘1’启动测试。等待完成轮询CDCR寄存器的bit 1Diagnostic Done直到其为‘1’。读取结果从CDLRR1-5地址0x0180-0x0184读取反射峰的位置距离单位需根据电缆传播速度换算从CDLAR1-5地址0x0185-0x0189读取反射峰的幅度和极性从CDGRR地址0x018A读取总体信息如是否检测到线间短路。结果解读正反射脉冲幅度为正指示开路故障线断了。负反射脉冲幅度为负指示短路故障线间或对地短路。小幅度的周期性反射可能指示阻抗不连续如劣质连接器。CDGRR寄存器中的“Cross Detect”位指示是否在另一对线上检测到串扰帮助定位线对间短路。快速链路下降Fast Link Down功能 在运动控制等实时性要求极高的场景中网络链路的中断必须被极快地检测到。标准的链路丢失检测可能需要几十毫秒。TLK111的快速链路下降功能可以将检测时间缩短到10微秒以内。它通过监控多种异常条件来实现接收错误RX_ER计数超标。MLT-3编码错误计数超标。信号质量低于阈值。能量检测指示信号丢失。解扰器失步。可以通过SWSCR3寄存器地址0x000B的bits 3:0和bit 10来独立启用或组合启用这些条件。警告启用此功能会使系统对短暂的线路干扰更加敏感可能造成不必要的链路震荡。建议在噪声可控的工业背板或短距离连接中使用。4. 寄存器精讲与驱动开发指南4.1 必须掌握的核心寄存器面对TLK111近百个寄存器无需恐慌。实际开发中频繁打交道的只是其中一小部分。基础模式控制寄存器BMCR, 0x00 这是PHY的“总开关”。Bit 15 (Reset)写入1触发软件复位所有寄存器恢复默认值引导配置引脚值会被重新锁存。写入后需等待至少500μs再访问PHY。Bit 14 (Loopback)MII环回使能。用于调试MAC和PHY之间的数字接口。使能后发送的数据会直接环回到接收端。Bit 13 (Speed Selection), Bit 8 (Duplex Mode)当自动协商关闭时Bit 120用于强制设置速度和双工模式。Bit 12 (Auto-Negotiation Enable)自动协商总开关。通常保持为1。Bit 11 (Power Down)IEEE标准省电模式。置1则PHY进入低功耗状态仅SMI接口有效。Bit 10 (Isolate)隔离模式。置1时PHY断开与MII/RMII接口的数据连接呈现高阻但管理接口和链路监测仍工作。用于软件调试或端口禁用。基础模式状态寄存器BMSR, 0x01与PHY状态寄存器PHYSTS, 0x10 这两个寄存器是获取链路信息的窗口。BMSR是标准寄存器主要看Bit 2Link Status和Bit 5Auto-Negotiation Complete。PHYSTS是TI的扩展寄存器信息更丰富包括速度、双工、MDI/MDIX状态、极性状态等通常读取这个寄存器更高效。自动协商通告寄存器ANAR, 0x04与链路伙伴能力寄存器ANLPAR, 0x05ANAR用于设置本设备通告的能力如是否支持100M全双工。ANLPAR则保存了从对端设备获取的能力信息。在调试链路不UP的问题时对比这两个寄存器至关重要。例如如果本端通告了100M全双工但对端只通告了10M半双工那么协商结果将是10M半双工。如果ANLPAR读回来全是0则可能意味着对端不支持自动协商或物理连接有问题。PHY控制寄存器PHYCR, 0x19Bit 15 (Auto MDI/X Enable)自动交叉功能开关。通常保持为1。Bit 14 (Force MDI/X)手动强制交叉。当自动交叉失败或需要固定某种连接时使用。Bits 6:5 (LED_CFG)配置三个LED引脚的功能模式。模式1最常用LED_LINK指示链路LED_SPEED指示速度100M亮LED_ACT指示活动闪烁。4.2 驱动开发流程与代码片段一个健壮的PHY驱动应包括初始化、状态监测和错误处理。初始化流程硬件复位拉低RESET引脚至少1μs然后释放等待至少200μs让PHY内部稳定。如果使用软件引导配置则跳过此步进入第3步。软件复位可选向BMCR的bit 15写1等待该位自动清零。这可以确保寄存器处于已知状态。等待PHY就绪循环读取BMSR或PHYIDR1寄存器直到读取成功非0xFFFF或0x0000表明MDIO通信正常。软件引导配置如果启用如果SW_STRAP引脚被下拉此时PHY处于省电模式。按前述流程配置SWSCR1-3然后设置“Config Done”。基础配置根据需要配置PHYCR如LED模式、SWSCR2如RMII接收时钟模式、PWRBOCR功耗回退等。重启自动协商向BMCR的bit 9写1Restart Auto-Negotiation或直接控制bit 12先关再开自动协商。等待链路建立循环读取PHYSTS的bit 0Link Status直到链路UP。建议增加超时判断如10秒。C语言代码示例伪代码// 假设有基本的MDIO读写函数 uint16_t phy_read(uint8_t phy_addr, uint8_t reg_addr); void phy_write(uint8_t phy_addr, uint8_t reg_addr, uint16_t data); // 1. 硬件复位如果使用 HAL_GPIO_WritePin(PHY_RESET_GPIO_Port, PHY_RESET_Pin, GPIO_PIN_RESET); delay_us(10); // 远大于1us HAL_GPIO_WritePin(PHY_RESET_GPIO_Port, PHY_RESET_Pin, GPIO_PIN_SET); delay_ms(1); // 等待稳定 // 2. 等待PHY ID可读确认通信正常 uint32_t timeout 1000; // 超时计数 uint16_t phy_id1 0; while (timeout--) { phy_id1 phy_read(PHY_ADDR, 0x02); // PHYIDR1 if (phy_id1 ! 0xFFFF phy_id1 ! 0x0000) { break; // 通信成功 } delay_ms(10); } if (timeout 0) { // 处理错误PHY无响应 return ERROR_PHY_NO_RESPONSE; } // 3. 软件引导配置如果硬件上SW_STRAP被下拉 // 检查是否处于软件配置模式例如读取某个状态位或尝试配置 // ... 配置SWSCR1, SWSCR2, SWSCR3 ... phy_write(PHY_ADDR, 0x09, 0x8000); // 设置Config Done触发重启 // 4. 等待PHY从软件配置模式重启完毕 delay_ms(10); while ((phy_read(PHY_ADDR, 0x01) 0x0004) 0); // 等待链路可能建立或简单延时 // 5. 配置可选功能例如启用RMII接收时钟模式 phy_write(PHY_ADDR, 0x0A, phy_read(PHY_ADDR, 0x0A) | 0x0001); // 6. 重启自动协商如果之前被关闭 uint16_t bmcr phy_read(PHY_ADDR, 0x00); bmcr | (1 12); // 确保自动协商使能 bmcr | (1 9); // 触发重启 phy_write(PHY_ADDR, 0x00, bmcr); // 7. 等待链路建立 timeout 1000; // 约10秒超时 while (timeout--) { if (phy_read(PHY_ADDR, 0x10) 0x0001) { // 检查PHYSTS的Link Status // 链路已建立 uint16_t status phy_read(PHY_ADDR, 0x10); uint8_t speed (status 0x0002) ? 10 : 100; // Bit 1: 110M, 0100M uint8_t duplex (status 0x0004) ? FULL : HALF; // Bit 2: 1Full, 0Half // ... 通知上层协议栈 ... break; } delay_ms(10); } if (timeout 0) { // 处理错误链路建立超时 return ERROR_LINK_DOWN; }4.3 常见问题排查与调试心得问题1链路无法建立或时通时断。检查步骤物理连接更换网线、检查变压器和匹配电阻焊接。电源与时钟用示波器测量AVDD33、VDD_IO、PFBIN电压是否稳定无毛刺。测量XI引脚时钟频率和幅度是否正常25MHz/50MHzCMOS电平。配置模式确认MII_MODE引脚的上拉/下拉电阻是否正确。用逻辑分析仪抓取MDC/MDIO波形确认PHY地址和读写操作正确。自动协商结果读取ANLPAR寄存器看是否成功获取对端能力。读取PHYSTS寄存器查看速度、双工、MDI/X状态。尝试在BMCR中强制设置速度/双工关闭自动协商看链路是否能强制UP。电缆诊断在链路断开时运行电缆诊断检查电缆质量。问题2通信中有大量CRC错误或丢包。检查步骤PCB布局重点检查TD±/RD±差分线是否严格等长、阻抗控制是否到位、是否远离噪声源。检查所有电源引脚的去耦电容是否紧贴引脚放置。时钟质量用示波器测量XI时钟的抖动是否过大。尝试更换有源晶振。RMII时序如果是RMII模式检查MAC端芯片的TX/RX时序是否满足TLK111的要求尤其是建立保持时间。考虑启用“RMII接收时钟”模式SWSCR2[0]1让MAC使用PHY提供的RX_CLK来采样数据。接地与屏蔽确保PHY的模拟地和数字地分离得当单点连接。机壳良好接地。问题3PHY发热严重。检查步骤电源模式如果使用双电源确认是否已通过写VRCR寄存器关闭了内部LDO。功耗回退如果电缆很短启用功耗回退功能。散热焊盘确认芯片底部散热焊盘是否已良好焊接并通过过孔连接到大地平面。工作模式检查是否意外进入了某种环回模式或测试模式。个人调试心得善用环回功能当怀疑是外部网络问题时可以配置PHY进入数字环回或模拟环回模式通过BISCR寄存器。如果环回测试本机自发自收正常则问题很可能出在电缆、对端设备或PCB的模拟部分。寄存器读写验证在驱动初始化时尝试写入再读回一个可读写的寄存器如PHYCR验证MDIO通信的可靠性。关注LEDTLK111的LED引脚在默认模式下能直观反映链路、速度和活动状态。在调试初期观察LED行为是快速判断PHY是否正常工作的有效手段。如果LED不按预期亮灭首先检查LED_CFG配置和LED驱动电路通常是串联一个470Ω电阻。