电路设计软件杂谈之电路设计软件protel的方方面面

电路设计软件越来越重要因此学习电路设计软件的人数越来越多。为增进大家对电路设计软件的了解本文将从多个方面对电路设计软件protel予以讲解主要内容在于阐述如何在电路设计软件protel中新建原理图文档、protel元器件间距和安装尺寸探讨以及介绍Protel到Allegro转化的方法。一、protel如何新建(创建)原理图文档PROTEL如何创建新的原理图(SCH)文档呢这是初学PROTEL需要学习的课题。下面我来详细讲解一下步骤及流程。第一:file--new---目录设置如上图Browse处可以自已设置想要创建文档的路径。第二步:在如下图的Documents里头右键---new第三步选择你要创建的文档可以是SCHPCBLibrary,report,txt等文档。如上图的位置还可以原理图更改名称。二、protel设计之元器件的间距与安装尺寸(1)元器件的引脚间距元器件不同其引脚间距也不相同。但对于各种各样的元器件的引脚间距大多都是100mil(英制)的整数倍(1millTImes;10(-3立方)in25.4TImes;10(-6次方)m)常将100mil作为1间距。在PCB设计中必须准确弄清元器件的引脚间距因为它决定着焊盘放置间距。对于非标准器件的引脚间距的确定最直接的方法就是使用游标卡尺进行测量。常用元器件的引脚间距如图所示。常用元器件的引脚间距a)DIP IC b)TO-92型三极管 c)1/4w型电阻器 d)某微调电阻(2)元器件的安装尺寸是根据引脚间距来确定焊孔间距。它有软尺寸和硬尺寸之分。软尺寸是基于引脚能够弯折的元器件故设计该类器件的焊接孔距比较灵活;而硬尺寸是基于引脚不能弯折的元器件其焊接孔距要求相当准确。设计PCB时元器件的焊孔间距的确定可用CAD软件中的标尺度量工具来测量。三、99 se之PLD设计Protel Advanced PLD是融合于Protel集成开发环境的一个高效、通用的可编程逻辑器件设计工具为逻辑器件设计提供了许多方便快捷的设计手段。Protel Advanced PLD包含三个专为PLD设计工作定制的EDA/Client服务器文本专家─ 具有语法认识功能的文本编辑器;PLD─ 用来编译和仿真设计结果;Wave─ 用来观察仿真波形。具体特点如下. 方便的文本专家和语法帮助器;. 支持多种设计描述方法 布尔方程式、状态机和真值表;. 支持从原理图输入并直接编译;. 支持从原理图输入PLD设计并对原理图直接进行编译生成标准的JEDEC文件;. 与器件无关的高级CUPL硬件描述语言;. 快速强大的编译器;. 方便直观的仿真波形编辑器;. 产生JEDEC工业标准的下载文件;. 广泛的器件支持。四、Protel到Allegro转化的方法在这过程当中碰到的问题大致可分为两种一是设计不很复杂设计师只想借助Cadence CCT的强大自动布线功能完成布线工作;二是设计复杂设计师需要借助信噪分析工具来对设计进行信噪仿真设置线网的布线拓扑结构等工作。对于第一种情况要做的转化工作比较简单可以使用Protel或Cadence提供的Protel到CCT的转换工具来完成这一工作。对于第二种情况要做的工作相对复杂一些下面将这种转化的方法作一简单的介绍。Cadence信噪分析工具的分析对象是Cadence Allegro的brd文件而Allegro可以读入合乎其要求的第三方网表Protel输出的Telexis格式的网表满足Allegro对第三方网表的要求这样就可以将Protel文件注入Allegro。首先Allegro第三方网表在$PACKAGE段不允许有“.”;其次在Protel中我们用BasName[0:N]的形式表示总线用BasName[x]表示总线中的一根信号Allegro第三方网表中总线中的一根信号的表示形式为Bas NameX读者可以通过直接修改Protel输出的Telexis网表的方法解决这些问题。Allegro在注入第三方网表时还需要每种类型器件的设备描述文件Device.txt文件它的格式如下Package package typeClass classtypePincount total pinnumberPinused 。..其中常用的是PACKAGECLASSPINCOUNT这几项。PACKAGE描述了器件的封装但Allegro在注入网表时会用网表中的PACKAGE项而忽略设备描述文件中的这一项。CLASS确定器件的类型以便信噪分折Cadence将器件分为ICIODISCRETE三类。PINCOUNT说明器件的管脚数目。对于大多数器件Device.txt文件中包含有这三项就足够了。有了第三方网表和设备描述文件我们就可以将Protel中原理图设计以网表的形式代入到Cadence PCB设计软件中接下来设计师就可以借助Cadence PCB软件在高速高密度PCB设计方面的强大功能完成自己的设计。如果已经在Protel作了PCB布局的工作Allegro的script功能可以将Protcl中的布局在Allegro中重现出来。在Protel中设计师可以输出一个Place Pick文件这个文件中包含了每个器件的位置、旋转角度和放在PCB顶层还是底层等信息可以通过这个文件很方便的生成一个Allegro的script文件在Allegro中执行这个script就能够重现Protel中的布局了下面给出了完成Place Pick文件到Allegro Script文件转化的C代码笔者使用这段代码仅用了数分钟就将一个用户有800多个器件的PCB板布局在Allegro重现出来。