Cascode电流源：输出阻抗推导与工作条件边界全解析

这次我们看一个模拟集成电路设计里绕不开的经典结构共射共基电流源也就是常说的 Cascode 电流源。它的核心价值很简单——用一个晶体管把输出阻抗从几十千欧抬高到几十兆欧代价是牺牲小半伏的输出电压余量。但问题也在这里输出阻抗抬得再高如果工作条件不对晶体管进入线性区阻抗会瞬间塌回一个量级。所以这篇文章不谈概念直接推公式、列边界、给验证方法把“输出阻抗”和“工作条件”这两件事一次性讲透。文章适合正在做模拟 IC、学习 Razavi / Allen 教材、做电流镜版图匹配或者搭实验室晶体管电路的读者。读完你会得到三样东西一套完整的输出阻抗推导流程、一组每个管子必须满足的电压工作条件、以及一张可以直接用于仿真和测试的验证清单。1. 核心能力速览分析项结论电路结构共射共基电流源BJT 术语称共射共基MOS 术语称共源共栅本质是共源/共射极与共栅/共基极堆叠输出阻抗小信号模型(R_{out} \approx g_{m4} r_{o4} r_{o2})比单管电流源高约 (g_m r_o) 倍输出阻抗数量级在 (V_A 20V)、(I_D 100\mu A)、(V_{OV}0.2V) 工艺参数下理论约 40MΩ单管只有约 200kΩ最小输出电压余量(V_{out,min} \approx V_{OV,下管} V_{GS,上管})所有管匹配时约 (V_{TH}2V_{OV})工作区要求堆叠的每一个管子必须工作在饱和区/放大区(V_{DS} \ge V_{OV})适合场景高增益运放输出级、ADC 采样保持、带隙基准、电流舵 DAC、高阻恒流源不适合场景极低电源电压如 1V 以下应用、大输出摆幅恒流源、要求小面积低成本的产品验证方式DC 扫描输出节点电压测 (I_{out}) 斜率或直接在输出端加 AC 小信号求阻抗2. 为什么输出阻抗重要电流源在模拟电路里几乎无处不在运放尾电流源、差分对负载、DAC 电流舵、基准电路、充电泵。大多数情况下我们希望电流源输出一个恒定电流然后在某个输出节点把电流变化转成电压。如果输出阻抗不够大负载变化会明显改变输出电流导致增益下降。以运放为例如果尾电流源输出阻抗只有 (r_o)共模输入变化时电流变化会被放大带来较大的共模增益和较小的 CMRR。共射共基结构通过两个晶体管堆叠让下面的管子看到上面的管子带来的高阻抗负载从而把输出阻抗从 (r_o) 提高到 (g_m r_o^2) 量级。这个提升不是靠加大偏置电流而是靠“多叠一层管子”来实现代价是输出电压摆幅减少。3. 输出阻抗推导3.1 单管电流源阻抗先看最简单的 NMOS 电流源。晶体管工作在饱和区时漏极电流是[ I_D \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS}-V_{TH})^2 (1\lambda V_{DS}) ]其中 (\lambda) 是沟道长度调制系数。把 ((1\lambda V_{DS})) 展开可以看出输出端加电压变化时输出电流不是完全恒定的等效阻抗就是[ r_o \frac{1}{\lambda I_D} ]工程上更常用厄利电压 (V_A) 表示[ r_o \frac{V_A}{I_D} ]例如 (V_A 20V)、(I_D 100\mu A) 时[ r_o \frac{20V}{100\mu A} 200k\Omega ]这个 200kΩ 在简单电流镜里就是全部输出阻抗。想做高增益放大器这个值显然不够。3.2 共射共基电流源小信号等效共射共基电流源的典型 MOS 结构如下M1 与 M3 是二极管连接的参考管接在输入电流源支路。M2 与 M4 是输出支路管。M2 与 M1 构成底层的电流镜。M4 与 M3 构成上层的共栅管。输出支路中M2 的漏极接 M4 的源极M4 的漏极作为整个电流源的输出节点。小信号分析时把 M4 看作共栅放大器M2 的漏极向下看到的阻抗就作为 M4 的源极负载。先写出 M4 的源极节点向下看到的阻抗。M2 的栅极接的是 M1 的栅极小信号下是固定偏置相当于交流地所以 M2 源极到地之间是理想的信号地M2 漏极向下看到的阻抗就是其本身的 (r_{o2})。再看 M4 的漏极输出阻抗。设输出节点施加小信号电压 (v_x)产生小信号电流 (i_x)。M4 的栅极在交流下接地因此[ v_{gs4} 0 - v_{s4} -v_{s4} ]M4 的漏极电流表达式为[ i_x g_{m4} v_{gs4} \frac{v_x - v_{s4}}{r_{o4}} ]代入 (v_{gs4} -v_{s4})[ i_x -g_{m4} v_{s4} \frac{v_x - v_{s4}}{r_{o4}} ]而 M4 源极电压 (v_{s4}) 可以写成流过 M2 的电流乘以 M2 的输出阻抗[ v_{s4} i_x r_{o2} ]代入后[ i_x -g_{m4} i_x r_{o2} \frac{v_x - i_x r_{o2}}{r_{o4}} ]两边整理[ i_x \left(1 g_{m4} r_{o2} \frac{r_{o2}}{r_{o4}}\right) \frac{v_x}{r_{o4}} ]于是输出阻抗[ R_{out} \frac{v_x}{i_x} r_{o4} \left(1 g_{m4} r_{o2}\right) r_{o2} ]简化后[ R_{out} \approx g_{m4} r_{o4} r_{o2} ]这是共射共基输出阻抗的最终结论。如果考虑 M2 对地的寄生并联器件公式里还会多几项但主项不变。3.3 数值对比继续用 (I_D 100\mu A)、(V_A 20V)、(V_{OV} 0.2V)[ g_m \frac{2 I_D}{V_{OV}} \frac{2 \times 100\mu A}{0.2V} 1,mS ][ r_{o2} r_{o4} 200k\Omega ][ R_{out} \approx 10^{-3} \times (200 \times 10^3)^2 40M\Omega ]单管 200kΩ共射共基 40MΩ提升了 200 倍。这里恰好是 (g_m r_o 200)也就是共栅管带来的额外增益倍数。从这个结果可以看出输出阻抗的提升完全来自“上层管子的跨导和下层管子输出阻抗相互作用”而不是把 W/L 做大。实际工艺中 (g_m r_o) 在几十到几百之间所以共射共基通常能给电流源提高一到两个数量级的输出阻抗。4. 工作条件与偏置边界输出阻抗公式成立的前提是电路里每个管子都处于预期工作区。4.1 饱和区条件对于 MOS 管工作在饱和区的条件是[ V_{DS} \ge V_{GS} - V_{TH} V_{OV} ]对输出支路的 M4 和 M2 都要满足。M2 的漏极电压等于 M4 的源极电压[ V_{D2} V_{out} - V_{GS4} ]M2 饱和条件[ V_{D2} - 0 \ge V_{OV2} ]因此[ V_{out} \ge V_{GS4} V_{OV2} ]M4 的饱和条件是它的漏源电压足够[ V_{DS4} V_{out} - V_{D2} V_{out} - (V_{out} - V_{GS4}) ? ]这里要小心。M4 的源极是 (V_{D2})漏极是 (V_{out})所以[ V_{DS4} V_{out} - V_{D2} V_{out} - V_{D2} ]而 (V_{D2} V_{out} - V_{GS4}) 并不对。实际上M4 的源极电压应该是 M2 的漏极电压M4 的栅极电压是 (\phi_{bias})所以[ V_{GS4} \phi_{bias} - V_{D2} ]因此[ V_{D2} \phi_{bias} - V_{GS4} ]同样[ V_{out} \ge V_{D2} V_{OV4} \phi_{bias} - V_{GS4} V_{OV4} ]如果 M3 和 M4 匹配则 (V_{GS4} V_{GS3})且 (\phi_{bias} V_{GS1} V_{GS3})那么[ V_{D2} V_{GS1} ]这就是共射共基电流源的一个关键结果底层管 M2 的漏极电压被锁定到约 (V_{GS1})不会随输出节点电压大幅变化。只要输出节点电压高于 (V_{GS1} V_{OV4})M2 和 M4 都能保持饱和。4.2 最小输出电压表达式把所有管子匹配的条件代入得到最小输出电压[ V_{out,min} \approx V_{GS} V_{OV} V_{TH} 2V_{OV} ]单管电流镜的最小输出电压只有[ V_{out,min,simple} V_{OV} ]所以共射共基电流源多花了一个 (V_{TH} V_{OV}) 的电压余量。举例来说若 (V_{TH} 0.5V)、(V_{OV} 0.2V)单管电流镜(V_{out,min} 0.2V)共射共基电流镜(V_{out,min} 0.9V)如果能接受这 0.7V 的余量损失可以换取两个数量级的输出阻抗提升。4.3 输出节点低于边界时会发生什么当输出节点电压低于 (V_{GS1} V_{OV4}) 时M2 先进入线性区。M2 进入线性区后其小信号输出阻抗从 (r_{o2}) 急剧下降到 (r_{ds,lin})通常是几百到几千欧姆。此时 M4 源极看到的负载不再是大阻抗输出阻抗公式退化为[ R_{out} \approx g_{m4} r_{o4} r_{ds,lin} ]虽然这个值仍然比单纯 M2 的线性区阻抗高一些但比饱和区的 40MΩ 低了好几个数量级。如果继续降低输出电压M4 也会进入线性区整个电流源基本失去恒流作用。所以“工作条件”不只是一句“让管子饱和”那么简单它直接决定了你推导公式里的 (r_{o2}) 是否还能用。做仿真时如果发现输出阻抗异常低第一步就应该检查输出电压是否低于最小余量。5. 偏置电路设计共射共基电流源有两种常见偏置方式二极管连接堆叠偏置和独立偏置管。5.1 二极管连接堆叠偏置参考支路里 M1 和 M3 都是二极管连接VDD | I_ref ---- M3 (gatedrain) | M1 (gatedrain) | GNDM1 产生 (V_{GS1})M3 产生 (V_{GS3})两者串联得到[ \phi_{bias} V_{GS1} V_{GS3} ]M4 的栅极直接接到 M3 栅极等待输出支路的电位。这种结构的好处是 M4 的栅极电压跟随参考支路的变化工艺和温度变化时自动跟踪缺点是额外消耗了一路参考电流。5.2 独立偏置管如果为了节省功耗可以单独用一个偏置管产生[ \phi_{bias} V_{GS,ref} ]这种方式的偏置电压不随 M1/M2 的电流变化自动跟踪对阈值电压波动更敏感。实际设计里通常需要做 PVT 仿真确认输出支路在最坏情况下仍能饱和。5.3 偏置条件检查清单检查项条件M2 饱和(V_{DS2} \ge V_{OV2})M4 饱和(V_{DS4} \ge V_{OV4})M1 饱和(V_{DS1} \ge V_{OV1})M3 饱和(V_{DS3} \ge V_{OV3})最小输出余量(V_{out,min} V_{GS4} V_{OV2})偏置裕度(\phi_{bias}) 不能低到使 M4 栅源电压不足6. BJT 共射共基与 MOS 共源共栅的区别题目用了“共射共基”这个 BJT 术语但推导过程同样适用于 MOS 管只是跨导和输出阻抗的表达式不同。BJT 管的跨导[ g_m \frac{I_C}{V_T} ]输出阻抗[ r_o \frac{V_A}{I_C} ]所以 BJT 共射共基电流源输出阻抗为[ R_{out} \approx g_{m4} r_{o4} r_{o2} \frac{V_A^2}{V_T I_C} ]在 (I_C 100\mu A)、(V_A 100V)、(V_T 26mV) 时[ R_{out} \approx \frac{100^2}{26mV \times 100\mu A} \frac{10000}{2.6\times 10^{-6}} \approx 3.85G\Omega ]BJT 的 (V_A) 通常更高所以 BJT 共射共基能获得更大的输出阻抗但同样需要更大的输出电压余量才能保证两个管子都工作在放大区。参数MOS 共源共栅BJT 共射共基跨导表达式(2I_D/V_{OV})(I_C/V_T)输出阻抗表达式(V_A/I_D)(V_A/I_C)最小输出电压(V_{TH}2V_{OV})(V_{CE,sat} \times 2 0) 左右阻抗提升倍数(g_m r_o) 量级(g_m r_o) 量级典型阻抗10MΩ ~ 100MΩ可到 GΩ 量级7. 如何验证输出阻抗与工作条件7.1 仿真验证在 Cadence Spectre 或 Hspice 里验证共射共基电流源最直接的方法是 DC 扫描输出节点电压然后取斜率。测试结构* Cascode current source testbench M1 D1 G1 0 0 nch w10u l1u M3 D1 D1 VDD VDD pch w10u l1u * 实际电路以你的器件方向为准 * 输出支路 M2 D2 G1 0 0 nch w10u l1u M4 out bias D2 0 nch w10u l1u * 输出节点电压扫描 Vout out 0 DC 0 .dc Vout 0 3 0.01扫描完成后观察输出电流 (I_{out}) 随 (V_{out}) 的变化。在电流平缓区域输出电流几乎不随电压变化这个区域的斜率就是交流输出电导倒数就是输出阻抗。仿真时建议同时在平缓区域内做一个小信号 AC 分析* 在输出节点加 1V AC 源 Vac out 0 DC 0 AC 1 .ac dec 10 1 1G计算[ Z_{out} \frac{1}{I_{ac}(out)} ]频率选在 1kHz 以内此时主要是直流输出阻抗不会受寄生电容影响。7.2 判断工作条件的检查点仿真时不要只看输出阻抗数字还要检查每个管子的工作点使用 DC 工作点打印功能查看 M2、M4 的 (V_{DS}) 和 (V_{OV})。确认 (V_{DS} - V_{OV} 0)并且留有一定裕度。输出节点扫描到最低工作电压处观察哪个管子先退出饱和区。通常先说 M2 先进入线性区因为 M2 的漏极电压被偏置在 (V_{GS1}) 附近压摆能力受 VGS 限制。如果观察到先退出饱和的是 M4说明偏置电压设置偏低。7.3 实物测试实物测试时搭建共射共基电流源电路用可调直流电源扫描输出电压用万用表或源表测输出电流画 (I_{out})–(V_{out}) 曲线。从曲线平直段的斜率计算阻抗。实物测试需要注意MOS 管阈值电压离散性大偏置需要预留微调电阻。温升会导致 (V_A) 变化测试时间要短。布线寄生电容在高频下会降低测量阻抗测试频率保持低频。输出端口加一个串联小电阻方便电流采样但会略微降低测量精度。8. 资源占用与性能观察严格的电流源电路没有显存、GPU 这些概念但设计资源占用可以通过以下维度衡量维度单管电流镜共射共基电流镜晶体管数量1 个输出管2 个输出管堆叠参考电流功耗(I_{ref})(I_{ref} I_{ref})如果参考支路同样堆叠电压余量消耗(V_{OV})(V_{TH} 2V_{OV})输出阻抗(r_o)(\approx g_m r_o^2)版图面积小约 2 倍面积另外需要匹配布局噪声贡献(1/\sqrt{I_D}) 量级基本相当额外引入 M4 的热噪声功耗方面共射共基电流源的参考支路如果采用二极管堆叠偏置会多消耗一路 (I_{ref}) 的电流。如果参考电流只有几微安这个功耗可以接受如果参考电流是毫安级就要考虑独立偏置方式。速度方面共射共基结构在输出节点引入了 M4 的栅漏寄生电容 (C_{gd4}) 和 M2 的漏极寄生电容 (C_{db2})高频情况下输出阻抗会下降。实际应用在几 MHz 以上时需要额外加一级源极跟随器或采用调节型共射共基结构。9. 常见问题与排查方法问题现象可能原因排查方式解决方案输出阻抗明显低于理论值输出节点电压低于最小余量M2 进入线性区扫描 Vout查看 M2 的 VDS 和 VOV提高 Vout或降低 VOVM4 先退出饱和区偏置电压 pho_bias 偏低检查 M4 的 VDS 与 VOV 差值增大偏置电压或增大 M3 的 W/L温度升高后输出阻抗下降(V_A) 随温度变化阈值随温度漂移做温度扫描仿真增加偏置裕度选择低温度系数偏置失配导致偏置点偏移M1 与 M2 的阈值失配检查版图匹配使用共质心版图加大 L输出电流不稳定参考电流源本身噪声大观察 I_ref 波形在参考支路前加低通滤波电容仿真扫描出现不连续点输出管工作区切换看工作点重切换位置确认在所设计范围内没有切换电源电压较低时性能下降(V_{DD}) 不足以提供 (V_{TH}2V_{OV}) 余量计算最大可承受余量改用低压共射共基结构版图后仿真阻抗大幅下降寄生电阻、寄生电容影响提取 RC 寄生后对比优化版图层叠减少输出节点寄生10. 最佳实践与设计建议10.1 先定余量再选管子设计共射共基电流源的第一步不是调 W/L而是先确定输出节点允许的最小电压。如果负载要求输出摆幅很大留给电流源的最小电压余量可能只有 0.5V那么普通共射共基结构根本放不下需要改用低压共射共基结构。低压共射共基电流源宽摆共源共栅电流源的基本思路是把偏置点设置到刚好能够让两个管子都饱和最小输出电压只有[ V_{out,min} \approx 2V_{OV} ]比普通结构少了 (V_{TH})。这个结构常用于低压高摆幅场合。10.2 加大沟道长度但要控制面积增加 L 可以增大 (V_A)从而增大 (r_o)。L 加倍不一定让 (r_o) 加倍因为 (V_A) 与沟道长度有近似线性关系但过大的 L 会带来更大的寄生电容同时版图面积显著增加。设计时先确定目标输出阻抗再由公式反推需要的 (r_o)最后选择 L。设计流程参考设计步骤操作确定输出阻抗目标例如要求 (R_{out} \ge 10M\Omega)确定电流值和 VOV例如 (I_D 50\mu A)(V_{OV}0.2V)计算 g_m(g_m 2I/V_{OV})计算需要的 r_o(r_o^2 R_{out}/g_m)换算成工艺参数(r_o V_A/I)反查工艺 PDK 对应 L10.3 BIAS 偏置电压的裕度偏置电压设置得太理想工艺角一偏就容易工作失败。仿真时至少覆盖 FF、TT、SS 三个工艺角以及 -40°C、27°C、125°C 三档温度。确保每一种组合下 M2 和 M4 都维持至少 50mV 以上的饱和裕度。10.4 版图匹配共射共基电流源的匹配重点是输出管与参考管的匹配不只是下管匹配上管同样需要匹配。M1/M2 采用共质心布局。M3/M4 采用共质心布局。周围加 dummy 管保持边缘环境一致。输出管和参考管的沟道方向保持一致。金属走线尽量对称减小电压降不一致带来的偏置漂移。10.5 合规与安全边界这篇文章讨论的电路属于基础模拟集成电路设计教学内容不涉及任何受限技术。但如果你在企业项目中使用该结构需要确认器件结构没有使用未授权的工艺参数也不要将内部工艺文件直接拷贝到公共博客。设计时注意静电防护实验室测试带好防静电手环避免损坏 MOS 管栅极。11. 总结与后续方向共射共基电流源的核心价值是把单管电流源的输出阻抗 (r_o) 提升到 (g_m r_o^2) 量级代价是输出电压余量从 (V_{OV}) 增加到 (V_{TH}2V_{OV})。推导公式时假定每个管子都工作在饱和区/放大区而这个工作条件需要偏置电路、电源电压、输出摆幅共同保证。最先应该验证的指标是输出阻抗数量级。用 DC 扫描输出节点电压观察电流曲线平缓段的斜率计算输出阻抗再检查输出节点电压降到最低时是哪个管子先脱离饱和区。最容易踩的坑是输出电压余量不够导致的阻抗塌陷尤其是在低电源电压工艺节点上。后续可以扩展的方向包括低压宽摆共射共基电流源的分析、调节型共射共基结构、带隙基准中电流源的匹配设计以及电流舵 DAC 里共射共基输出级的开关时序。掌握了这层基础再回头看运放的 CMRR、PSRR 和增益表达式很多问题都能直接套上。