Zynq学习笔记--数字视频帧以及同步信号

目录1. 介绍2. 重要概念3. 仿真测试4. 总结1. 介绍Zynq芯片作为一款集成了高性能FPGA和ARM处理器的系统级芯片(SoC)为视频处理提供了强大的硬件支持。该芯片内置的丰富视频方面的IP模块使得从事视频处理项目的开发者能够高效、灵活地实现各种视频处理算法加速产品的开发和创新。对于初涉视频处理领域的同学来说理解Zynq芯片提供的视频处理能力首先需要掌握一些基础的数字视频知识。这些基础知识不仅有助于理解视频处理的工作机制而且是使用Zynq芯片进行视频处理项目开发的前提。文章记录本人入门Zynq芯片在视频处理方面的应用世界希望通过对数字视频基础知识的掌握使读者能够更好地利用Zynq芯片进行视频处理项目的开发。2. 重要概念视频传输一次发送一张图像。每个图像从顶行开始逐行发送每行从左侧像素开始逐像素发送。定时信息由定时信号携带与像素值一起被发送以描述视频帧定时。视频帧视频的一个图像包括活动视频和消隐期。消隐期是需要掌握的一个关键性概念。在早期模拟视频技术中为了使电子束从一行的末尾回到下一行的开始或者从一个画面的末尾跳转到下一个画面开始位置时电子束被暂时关闭的时间段。在这段时间内屏幕上不会显示任何图像信息因此被称为“消隐”期。消隐期主要包括两种类型行消隐和场帧消隐。行消隐在CRT阴极射线管显示器或电视中每绘制完一行图像后电子束需要从该行末尾移动回下一行的起始位置。在这个移动过程中为了避免在屏幕上产生不必要的扫描线电子束会被暂时关闭这段时间就是行消隐期。场帧消隐在完成一个画面场或帧的绘制后电子束需要从屏幕的底部移动回顶部开始绘制下一个画面。同样为了避免产生不希望的扫描轨迹电子束在移动过程中会被关闭这段时间称为场消隐期或帧消隐期。在数字视频技术中尽管不再需要物理移动电子束但消隐期的概念依然存在。消隐期通常用于同步信号确保视频数据的正确解析和显示。行消隐时序图行消隐可以观察到行消隐期间无数据传输而其余时间均有视频有效数据传输。场帧消隐时序图对于数字视频信号而言消隐信号的必要性不如模拟视频信号那么显著一些新型的视频接口通常不需要消隐信号因为这些接口传输的是压缩后的数字数据包。Native video VS AXI4-Stream在视频处理和传输的领域中Native video接口和AXI4-Stream接口代表了两种不同的设计理念和应用场景。Native video接口特别是在模拟视频信号传输中典型地包含了消隐信号这种设计深受传统电视和监视器等模拟视频设备的影响其中物理电子束的移动是图像显示过程的一部分。AXI4-Stream接口则是一种基于高性能FPGA和SoC设计的数字视频传输协议。它专为高吞吐量和低延迟的数据传输而设计不包含传统的消隐信号。在AXI4-Stream协议中视频数据以流的形式传输每个数据包都紧跟着同步信号如行同步和帧同步信号这些同步信号指示了视频帧的开始和结束。3. 仿真测试仅仅通过文字干巴巴地讲述技术概念太枯燥乏味尤其是对于复杂的视频处理技术来说看着这些概念容易昏昏欲睡。亲自动手进行测量或者仿真测试往往能够更加深刻地理解这些概念激发学习的兴趣让理论知识变得生动有趣。利用Xilinx的Vivado设计套件搭建一个工程通过实际的设计和仿真来测试视频处理中的关键信号如同步信号和消隐信号等。工程Block DesignTestBench文件如下timescale 1ns / 1ps module tb_VTC(); bit clk_25_175MHz 0; bit active_video_out, hsync_out,vsync_out, hblank_out, vblank_out; // Generate the clock : 50 MHz always #19.86ns clk_25_175MHz ~clk_25_175MHz; design_1_wrapper UUT ( .active_video_out (active_video_out ), .clk_25_175MHz (clk_25_175MHz ), .hsync_out (hsync_out ), .vsync_out (vsync_out ), .hblank_out (hblank_out ), .vblank_out (vblank_out ) ); endmodule很简单吧Vivado提供了专门的IP核能帮我们快速够构建起这些关键信号并对其行为进行精确的模拟和分析。4. 总结本序言旨在引领大家进入Zynq芯片在视频处理方面的应用世界希望通过对数字视频基础知识的掌握使读者能够更好地利用Zynq芯片进行视频处理项目的开发进而探索视频处理技术的无限可能。